主讲人：邸志雄

开始时间：2023-04-20 16:00

地点：37000cm威尼斯祥联厅

报告人简介：邸志雄，博士，副教授，西南交通大学信息学院电子系副系主任，研究方向为数字芯片物理实现EDA算法，高性能图像编解码芯片设计、FPGA硬件加速设计。主持国家自然科学基金、四川省科技厅重点项目以及多项横向项目，参与完成了我国自主研制的首颗宇航级高速图像压缩芯片“雅芯-天图”，多项成果已应用于国产EDA工具中。在IEEE TCAD、IEEE TCAS-Ⅱ、IEEE GRSL、IEEE TIE、DAC等领域顶级期刊与会议发表论文多篇。四川省一流线上课程负责人，获2020年“詹天佑-教书育人奖”、2021年阿里云第16期 MVP、2022年教育部—华为“智能基座”优秀教师奖励等。主讲MOOC课程“硬件加速设计方法”，选课人数逾两万人，入选2021年教育部产学合作协同育人优秀案例；指导学生科创竞赛获国家级奖励40余项。

报告内容简介：随着数据中心、AI硬件加速、Emulator等高性能计算领域对高性能高容量FPGA芯片的需求急剧增长，Multi-Die与Multi-Chip集成已经成为后摩时代FPGA突破性能与容量瓶颈的重要技术趋势。新架构给传统2D FPGA自动化设计带来了多项严峻挑战：片间延迟成倍增加使得时序收敛的异常困难，片内多样且分布复杂的异构资源站点增大了布局难度，多片互连的架构易导致布线拥塞。本次报告重点分享面向Multi-Die与Multi-Chip FPGA的自动化设计方法研究与探索。